[Home] [Lektion 1] [Lektion 2] [Lektion 3] [Lektion 4] [Lektion 5] [Lektion 6] [Lektion 7] [Lektion 8] [Lektion 9] [Lektion 10] [Lektion 11]
 Lektion 2
 [ Up ]


Kombinatorisk logik og VHDL intro
 
Logisk - overblik
 
 
 
 
 
 
#5.1 Counters
 
 
 
Structural VHDL
 
Concurrent VHDL
 
Sequential VHDL
 
 Emner:

Last updated: 30-03-09

  •  Standard Kombinatorisk Logik

    •  Decoder             Wak: afsnit 6.4  (side 384-391) + (side 398-399 med VHDL)

    •  Encoder             Wak: afsnit 6.5  (til orientering)

    •  Multiplekser         Wak: afsnit 6.7 (side 432-438) + (side 444-445 med VHDL)

    •  Demultiplekser   Wak: afsnit 6.7  (side 438-440 til orientering)
       

  •  Standard Sekventiel Logik (første introduktion)

    • Tællere                Wak: afsnit 8.4  (Dog kun til orientering - der gives eksempler i timen)
       

  •  Hardware beskrivende sprog (VHDL) Wak: afsnit 5.3 - Mest til orientering og efter behov

    •  ENTITY - ARCHITECTURE    Wak: side 258-259

      •  in / out

    • Concurrent kode (Alt imellem BEGIN .. END i en ARCHITECTURE)  Wak: afsnit 5.3.6  (1)

      •  WHEN .. ELSE ..;           Wak: side 276-277

      •  WITH ... SELECT           Wak: side 277-278

    • Sekventiel kode (Alt imellem BEGIN .. END i en PROCESS) Wak: afsnit 5.3.7  (2)

      • IF .. THEN .. ELSIF .. END IF;              Wak: side 281

      • CASE .. IS ..WHEN ... END CASE;      Wak: side 282

(1) - Dataflow Design Elements = Concurrent code
(2) - Behavorial Design Elements = Sequential code
   Resume:
 

 

Hardware beskrivende sprog som VHDL gør det muligt for en designer at beskrive et digital system på flere niveauer:

  •   Struktureret VHDL kode - Svarer til at sætte komponenter sammen (Diagram tegning)
  •   RTL kode - Register Transfer Level betyder at ens design fra starten er opdelt i kode som implementerer Flip/Flops og kode som lægger op til kombinatorisk logik.
  •   Behavorial kode - bruges hvis man beskriver en algoritme VHDL med henblik på simulering og eventuelt også til syntese. Man vil dog ofte opleve at koden godt nok kan simuleres men ikke kan omsættes til hardware.
    Det er så op til designeren selv at beskrive algoritmen med RTL eller Struktureret kode som (næsten) altid kan omsættes til hardware (læs FPGA).

Hvis man har kendskab til programmering i Java, C++ etc. er det ikke nødvendigvis nogen fordel når man skal lære VHDL.  VHDL kode godt nok ligner et "almindeligt" program, men den beskriver altså en verden hvor alting foregår parallelt.

   
  Denne lektion vil primært blive brugt til at komme i gang med brugen af XiLinx WebPack og BASYS kittet
   
 

How to start a new design ==>

 

 
   

 
   

Hit Counter